基于FPGA的删除卷积码Viterbi软判决译码器的研究
熊磊
姚冬苹
谈振辉
牟丹
1.北京交通大学,电子信息工程学院,北京,1000442.北京交通大学,电子信息工程学院,北京,1000443.北京交通大学,电子信息工程学院,北京,1000444.北京交通大学,电子信息工程学院,北京,100044
摘要：采用FPGA实现删除卷积码Viterbi软判决译码,与传统方式相比,提高了译码器的工作速度和可靠性,降低了功耗.在译码器的设计中,提出了"ACS全复用结构"和采用路径的相对量度取代绝对量度的方法,并得出了相对量度的上边界,从而有效地降低译码器的复杂度,使得利用单片FPGA芯片实现删除卷积码Viterbi软判决译码成为现实.对各种软判决的距离度量的计算方法进行了分析比较,得出了采用"1范数"和相关值取代欧氏距离最为合适.仿真结果表明,所设计的译码器具有良好的性能,与理论边界值只有0.2～0.4 dB的差距.
关键词：删除卷积码Viterbi译码软判决现场可编程门阵列
分类号：TN911.22(通信)
资助基金：国家自然科学基金(60302020)
论文发表日期：2004-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：4( 36-39 )
英文信息