EDA在数字频率计中计数模块里的应用
彭惠芹
山西大同大学,工学院,山西,大同,037003
摘要：计数模块是数字频率计系统的核心模块,频率测量的主要工作由它来完成.本文根据数字频率计的特点,在Altera公司的FPGA开发平台QuartusⅡ中实现,同时采用VHDL硬件描述语言,提出了一种实用性较强的计数模块的设计方案.
关键词：数字频率计CPLD技术计数模块自顶向下方法VHDL语言
分类号：TN79+2(基本电子电路)
论文发表日期：2010-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：3( 73-75 )
英文信息