一种基于FPGA的并行Viterbi译码器实现方案
林豫彬
杨曦
1.海军大连舰艇学院信息与通信工程系,大连,1160182.海军大连舰艇学院信息与通信工程系,大连,116018
摘要：Viterbi算法是用于卷积码译码的一种最大似然译码算法,广泛应用于各种数据传输系统.文章提出了一种基于FPGA的并行Viterbi译码实现方法,能在有限的资源条件下获得较高的译码速度,适于在实时要求较高的场合应用.
关键词：卷积码最大似然算法Viterbi算法FPGA(现场可编程门阵列)
分类号：TN911.72(通信)
论文发表日期：2009-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：3( 32-33,71 )
英文信息