基于FPGA的极化码半平行CA-SCL译码器设计
王美芹
仰枫帆
赵春丽
1.南京航空航天大学电子信息工程学院 南京 2111062.南京航空航天大学电子信息工程学院 南京 2111063.南京航空航天大学电子信息工程学院 南京 211106
摘要：极化码(Polar Codes,PC)是一种在理论上能达到香农极限的纠错编码技术,其受到广泛学者的研究.传统的连续删除(Successive Cancelation,SC)译码算法在有限的情况下性能较差,学者对其优化,提出了公认具有较好性能的CA-SCL算法.为了该算法在硬件实现中取得译码性能与硬件译码复杂度的平衡,使用Quartus II设计了基于FPGA的半平行CA-SCL极化码译码器,此设计实现了较小的硬件资源占用率及较高的吞吐率.最后使用Matlab从量化与未量化来验证该算法优异的译码器性能.设计码长为1024,码率为1/2,列表宽度L=32的极化码CA-SCL译码算法.译码器在150MHz的工作频率下的吞吐率可达到25.6Mbps,资源占用率仅为7％.
关键词：极化码CA-SCL译码器半平行结构FPGA
分类号：TN911(通信)
论文发表日期：2019-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：6( 62-67 )
英文信息