原理图输入方法设计32位超前进位加法器
洪功存1
陈朝阳1
沈绪榜2
陈敏1
1.华中科技大学图像所,图像信息处理与智能控制教育部重点实验室集,成电路设计中心,武汉,4300742.华中科技大学图像所,图像信息处理与智能控制教育部重点实验室集,成电路设计中心,武汉,430074;西安微电子研究所,西安,710054
摘要：本文介绍了用原理图输入方法设计一款图象处理ASIC芯片中乘加单元的核心运算部件--32 位超前进位加法器,出于速度(时延)和面积折衷优化考虑,它以四位超前进位加法器和四位超前进位产生器为基本设计单元级联而成,因此该电路具有速度和面积的折衷优势.选择原理图输入方法,是考虑到本电路复杂度不高,而原理图输入可控性好,效率高,可靠性强且直观,可以熟悉较底层的结构.文章先给出电路的设计实现,并且是先设计四位超前进位加法器,再提出32位超前进位加法器的设计思想和设计原理,然后再通过测试文件的逻辑验证正确.本设计的所有内容,都将在SUN工作站上Cadence工具Schematic Composer中完成.
关键词：原理图输入加法器超前进位电路
分类号：TN402(微电子学、集成电路（IC）)
论文发表日期：2004-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：4( 8-11 )
英文信息