基于FPGA的18b20的CRC校验码的并行算法及实现
张锦鹏
程明
王俊山
1.郑州大学信息工程学院,郑州,4500012.郑州大学信息工程学院,郑州,4500013.郑州大学信息工程学院,郑州,450001
摘要：在分析串行结构的CRC生成算法的基础上,研究了一种高效的8位并行CRC-8校验码生成算法.并且采用FPGA器件与Verilog语言,实现了18b20的56位地址码的CRC-8的校验模块.
关键词：并行算法18b20CRC-8VerilogFPGA
分类号：TP301.6(计算技术、计算机技术)
论文发表日期：2011-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：3( 44-46 )
英文信息