芯片层次化物理设计中的时序预算及时序收敛
杨磊1
孙丰刚1
柳平增2
孙赛赛2
1.山东农业大学信息科学与工程学院 泰安 2710182.泰山医学院信息工程学院 泰安 271016
摘要：在深亚微米阶段,层次化物理设计已经成为主流,时序收敛受到越来越大的挑战.随着工艺的进步,线延时已成为时序收敛的关键.若在时序预算阶段不考虑物理信息,将会给项目带来极大风险.针对深亚微米芯片的物理设计特点,充分考虑各种物理因素对时序的影响,提出了一种物理感知时序预算、时序收敛方法.经过多款45nm、65nm工艺芯片的实践表明,该方法达到了时序快速收敛的目标.
关键词：层次化物理设计物理感知时序预算时序收敛
分类号：TN4(微电子学、集成电路（IC）)
资助基金：教育部科学技术研究项目(210126)
论文发表日期：2011-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：5( 60-63,211 )
英文信息