集成电路测试系统的竞争冒险磁
顾翼
武汉数字工程研究所 武汉 430205
摘要：在集成电路测试领域，因客观存在的通道传输延迟而导致集成电路测试系统对交流参数测量准确度降低是不可避免的。尽管时域反射技术的应用在一定程度上解决了这一问题，但是仍然无法完全解决传输延迟所带来的所有问题。论文以泰瑞达 J750EX 集成电路测试系统为平台，通过实验证实数字通道在传输延迟修正后存在逻辑异常的现象，并分析其发生的原因。
关键词：测试系统数字通道竞争冒险
分类号：TN492(微电子学、集成电路（IC）)
论文发表日期：2015-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：4( 32-35 )
英文信息