基于片上Loopback的FPGA DDR模块串行测试方法∗
王贺
张大宇
汪悦
张松
1.中国空间技术研究院 北京 1000942.中国空间技术研究院 北京 1000943.中国空间技术研究院 北京 1000944.中国空间技术研究院 北京 100094
摘要：文章分析了Virtex FPGA中DDR模块的特点,设计了基于Loopback方法的DDR模块测试电路结构.该结构采用FPGA IOBUF构建了片上测试环路,实现了IDDR与ODDR的串行组合测试.与传统并行测试方法相比,串行测试仅需使用12路测试通道,同时将配置次数从16次减少到6次,可显著减少DDR模块的测试时间.
关键词：FPGADDR模块片上Loopback测试
分类号：TN407(微电子学、集成电路（IC）)
论文发表日期：2019-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：5( 24-28 )
英文信息