浮点整数混合运算单元验证平台的实现
戴程
李涛
何星宏
1.西安邮电大学电子工程学院 西安 7101212.西安邮电大学电子工程学院 西安 7101213.西安邮电大学电子工程学院 西安 710121
摘要：论文设计了基于SystemVerilog语言的验证平台来完成浮点整数混合运算单元的功能验证.整个平台包含2个要点:一个是使用IBM实验室开发的浮点测试包进行平台校准测试;另一个是针对每种数据类型的若干测试情况都构建一条独立完整的验证通道,从而使得平台的可重用性及可移植行得到了极大地提升.最后在Covergroup(覆盖组)较为完备的情况下功能覆盖率达到100%,实现了对设计功能的可靠验证.此外拓展定向测试用于问题的自动化重现,从而达到问题的快速定位与分析.
关键词：运算单元SystemVerilog验证平台IBM浮点测试包可重用可移植
分类号：C32(统计方法、计算方法)
资助基金：国家自然科学基金(61136002)陕西省教育厅科学研究项目(2050205)
论文发表日期：2019-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：5( 1904-1908 )
英文信息