时序电路设计探讨
雷乃清1
李玉东1
朱纪法2
1.河南理工大学,电气工程系,河南,焦作,4540102.焦作爱依斯万方电力有限公司,河南,焦作,454000
摘要：通过一个设计实例,说明时序逻辑电路设计前的选型工作非常重要,如果选型不合适就可能得出错误结果.该实例被国内一些教材所引用,选用该例具有一定的意义.另外,还指出在状态图的化简过程中,对重复状态的认定应十分谨慎,绝不可把相似状态作为相同状态处理.
关键词：同步时序电路时序机状态图化简
分类号：TN79(基本电子电路)
论文发表日期：2004-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：3( 477-479 )
英文信息