利用中规模集成电路进行逻辑设计

首页>文献>利用中规模集成电路进行逻辑设计

DOI: 10.3969/j.issn.1673-0569.2002.01.007

利用中规模集成电路进行逻辑设计

包瑞刚

侯淑英

1.辽宁工程技术大学职业技术学院,辽宁,阜新,1230002.辽宁工程技术大学职业技术学院,辽宁,阜新,123000

摘要：用基本逻辑门电路、多路数据选择器、译码器实现全加器的设计方法

关键词：基本门电路多路数据选择器译码器全加器

分类号：O453(无线电物理学)

论文发表日期：2002-01-01

在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）

页数：3( 22-24 )

英文信息展开

锦州师范学院学报（自然科学版）

锦州师范学院学报（自然科学版）

CSTPCD

ISSN：1673-0569

年,卷(期)：2002,23(1)