一种用VHDL设计的全双工异步串行通讯方式
许素红
朱永文
张小木
1.空军工程大学导弹学院,陕西三原,7138002.空军工程大学导弹学院,陕西三原,7138003.空军工程大学导弹学院,陕西三原,713800
摘要：介绍一种用VHDL(VHSIC Hardware Description Language)语言设计的全双工异步串行通讯,用在分布式测试控制平台中,实现各个组合间的数据通讯.系统采用双时钟设计结构,使得奇校验电路结构简单、易实现.经实验和现场调试完全达到设计要求.
关键词：串行通讯奇校验VHDL语言
分类号：TN913(通信)
资助基金：军队科研项目(KJ01187)
论文发表日期：2003-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：3( 49-51 )
英文信息