适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器
辛可为
吕方旭
王建业
王和明
1.空军工程大学防空反导学院,西安,7100382.空军工程大学防空反导学院,西安,7100383.空军工程大学防空反导学院,西安,7100384.空军工程大学防空反导学院,西安,710038
摘要：为了缓解多通道SerDes中高频时钟信号在长距离传输中引入的噪声过大和功耗过高的问题,设计了一种应用于多通道的低功耗低抖动两级锁相环结构;同时为了进一步降低噪声性能,在第2级锁相环中设计了一种采样鉴相器.该设计将第1级LC振荡器锁相环产生的低频时钟信号(3.125 GHz)传输到各通道收发机后,将该信号作为第2级参考信号,再采用小面积的环形振荡器锁相环产生正交的高频时钟(12.5 GHz),这种结构降低了高频时钟在片上长距离传输的距离,提高了收发机的时钟质量;此外该技术避免了使用高频缓冲器,降低了功耗.其中第2级锁相环通过无分频鉴相技术提高了第2级环振锁相环的噪声性能.该时钟发生器电路整体功耗为100 mW,第1级锁相环相位噪声拟合后为-115 dBc/Hz,第2级环形振荡器电路在1 MHz处相位噪声为-79 dBc/Hz,锁相环电路产生的时钟信号整体抖动为2.7 ps.正交时钟偏差在300 fs以内.相比传统时钟发生器,该设计性能有较大提高,功耗有明显降低,适合应用于100 Gbps SerDes中.
关键词：两级锁相环采样鉴相器环形振荡器多通道高速串行接口
分类号：TN453(微电子学、集成电路（IC）)
论文发表日期：2019-10-25
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：6( 64-69 )
英文信息