基于高速SerDes中非等值尾电流源技术的新型高线性度相位插值器设计
郭凯乐
王和明
刘涛
陆德超
1.空军工程大学防空反导学院,西安,7100512.空军工程大学防空反导学院,西安,7100513.空军工程大学防空反导学院,西安,7100514.空军工程大学防空反导学院,西安,710051
摘要：为解决高速串行接口(SerDes)中时钟数据恢复电路(CDR)的恢复时钟抖动较大的问题,设计了一种基于非等值尾电流源技术的新型高速高线性度相位插值器.该技术在分析相位插值器输入控制码和输出时钟相位产生非线性机理的基础上,通过计算晶体管电路中插值器输出时钟相位与尾电流源权重的反函数关系,精确设计了相位插值器中尾电流源阵列参数,实现了高速率下相位插值器的高线性度关系,有效提高了CDR恢复时钟抖动性能.通过设计一款基于CM OS 65 nm工艺的22 Gb/s SerDes接收机对该技术进行了验证.电路后端仿真结果表明:相较于传统结构,该相位插值器线性度提高了55.1％,CDR恢复时钟的抖动性能提高了22.5％.
关键词：时钟数据恢复电路非等值电流源相位差值器线性度
分类号：TN432(微电子学、集成电路（IC）)
资助基金：国家重点研发计划(2018YFB2202300)
论文发表日期：2020-08-25
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：7( 61-67 )
英文信息