基于FPGA的神经网络硬件可重构实现
李利歌
阎保定
侯忠
1.河南科技大学,电子信息工程学院,河南,洛阳,4710032.河南科技大学,电子信息工程学院,河南,洛阳,4710033.河南科技大学,电子信息工程学院,河南,洛阳,471003
摘要：针对软件实现神经网络速度慢的缺点,介绍了一种神经网络在FPGA上可重构实现的设计方法.设计中依据成熟的BP算法公式,以一个三层的BP网络为例,利用Verilog HDL硬件语言自顶向下设计各个模块,使网络训练时将前向模块、误差反传模块和相应的控制模块同时配置到FPGA中进行网络训练;而当训练好的网络正常工作时,只在FPGA中配置前向模块和相应的控制模块就可以高速运行该神经网络.实验结果表明,该系统结构能极大地提高BP网络的学习速度.
关键词：神经网络FPGA可重构VerilogHDL
分类号：TP183(自动化基础理论)
资助基金：河南省教育厅自然科学基金项目(200610464031)
论文发表日期：2009-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：4( 37-40 )
英文信息