基于Nios Ⅱ的伪随机序列信号发生器IP核设计
郑恭明
沈媛媛
1.长江大学电子信息学院,湖北荆州,4340232.长江大学电子信息学院,湖北荆州,434023
摘要：根据Nios Ⅱ嵌入式系统的Avalon总线规范,提出了一种伪随机序列信号发生器IP核的设计方法,详细介绍了IP核的硬件和软件设计.该方法采用自定制组件的软硬件协同设计,实现了阶次与码字时长可调的伪随机序列信号发生器IP核设计.在可控震源信号发生器设计中对IP核进行验证,证明了其可行性和正确性.
关键词：伪随机码信号发生器Nios ⅡSOPC BuilderAvalon总线IP核
分类号：TD672(矿山电工)
资助基金：中国石油科技创新基金(2008D-5006-03-07)
论文发表日期：2011-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
英文信息