基于CPLD的可编程数字频率计的设计
高鹏
张恩平
1.济南大学信息学院,济南,2500222.济南大学信息学院,济南,250022
摘要：采用美国Lattice公司生产的在系统可编程(ISP)大规模集成逻辑器件(CPLD)ispLSI 1032E芯片实现可编程数字频率计的设计,其设计方法简便、高效、无风险,且能提高系统的可靠性及灵活性.
关键词：CPLD ISP技术在系统可编程逻辑器件数字频率计
分类号：TM93(电气测量技术及仪器)
论文发表日期：2002-01-01
在线出版日期：2026-05-22（本平台首次上网日期，不代表文献的发表时间）
页数：4( 27-30 )
英文信息