按比例缩小器件栅隧穿电流分析模型
吴铁峰1
张鹤鸣2
1.西安电子科技大学,宽禁带半导体材料与器件重点实验室,西安,710071;佳木斯大学,信息电子技术学院,黑龙江,佳木斯,1540072.西安电子科技大学,宽禁带半导体材料与器件重点实验室,西安,710071
摘要：为了揭示半导体器件的栅隧穿电流与氧化层厚度之间的关系和MOS器件的静态特性,提出了一个栅隧穿电流与氧化层厚度关系的理论计算模型.采用SiO2作为绝缘层介质并将晶体管尺寸按比例缩小,对于具有超薄氧化层的MOS器件,使用双重积分的方法构造计算模型,利用HSPICE对MOS器件的特性进行了详细研究,定量分析了MOS器件的工作情况,预测了在栅隧穿电流的影响下按比例缩小晶体管的特性变化趋势.利用BSIM4模型进行仿真的结果与所提出的理论模型相符合,为将来的电路设计提供了理论和实验依据.
关键词：半导体器件栅隧穿电流氧化层厚度双重积分按比例缩小静态特性器件仿真理论模型
分类号：TN386.1(半导体技术)
资助基金：国家部委项目(9140C0905040706)
论文发表日期：2010-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
英文信息