基于FPGA的虚拟FIFO改进设计
张玉平1
叶圣江2
1.成都工业学院 通信工程学院,成都,6117302.成都盟升科技有限公司 遥感事业部,成都,611731
摘要：为了降低网络接口缓存设计的开发难度和复杂度,对现有基于FPGA的DDR2虚拟FIFO设计进行了改进.提出了以FPGA(EP4CGX150F672)为核心、DDR2(MT47H128M16RT-25E)为数据缓存、采用Qsys系统互联及IPCORE辅助搭建设计的改进方案,实现了DVB-IP分组TS流的快速缓存,平滑IP网络抖动,避免了数据码流丢失和延迟过大的问题.该设计方案在降低传统设计难度和复杂度的背景下,具有良好的存储器兼容性,同时具有系统资源丰富、容量大、成本低和开发周期短等优点,在众多DVB行业的设备中使用后效果良好.
关键词：现场可编程门阵列双倍速率先入先出队列系统互联知识产权核网络抖动码流节目参考时钟
分类号：TN914(通信)
资助基金：四川省教育厅项目(14ZA0288)
论文发表日期：2016-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：6( 298-303 )
英文信息