用于ADC的高速高增益全差分运算放大器设计
李亮
摘要：针对Sigma-Delta ADC中全差分共模反馈运算放大器的要求,设计了一种高速、高增益、宽输出摆幅的运算放大器.采用HJTC 0.35 m CMOS工艺,使用Hspice对电路进行了仿真分析.结果表明,在电源电压为3.3 V时,运算放大器低频增益为100 dB、相位裕度为72度、单位增益带宽为68MHZ.
关键词：折叠共源共栅共模反馈全差分放大器
分类号：TN431(微电子学、集成电路（IC）)
论文发表日期：2009-01-01
页数：4( 15-18 )
英文信息