基于CPLD直接测频法的数字频率计设计
陈治国
李剑勇
冯海兵
邓敦建
1.中国矿业大学信息与电气工程学院,江苏徐州,2211162.中国矿业大学信息与电气工程学院,江苏徐州,2211163.中国矿业大学信息与电气工程学院,江苏徐州,2211164.中国矿业大学信息与电气工程学院,江苏徐州,221116
摘要：基于直接测频法原理,利用CPLD可编程器件EP1K50QC208-3设计了数字频率计.数字频率计主要有主板及显示两大模块.软件部分采用VHDL硬件描述语言进行设计,最后实现在LED数码管上显示频率为1～999 999 Hz的数字频率计.该设计方法与传统的测周期法系统相比,具有测频精度高、速度快、范围宽等优点.
关键词：直接测频法数字频率计CPLDVHDL语言
分类号：TN79.1(基本电子电路)
论文发表日期：2011-01-01
在线出版日期：2025-08-15（本平台首次上网日期，不代表文献的发表时间）
页数：7( 22-28 )
英文信息